Тесты для MSBC2 построены TwCAD автоматически

• 89.23%(прогноз 69.7%) - полнота теста, контролирующего одиночные константные неисправности контактов микросхем и разъёмов, в тесте 57 наборов, 25 сегментов
• 95.7% достижимость нулей и единиц на линиях схемы и входах для верификации логики
• нет шин - нет контратеста
• 100% управляемость и 72.8% наблюдаемость
• 15.26% непроверяемых неисправностей - проблемы с избыточностью схемы

Контролирующий тест обладает важными потребительскими свойствами

• контролируют 431 неисправность из 570, список которых приводится
• качество теста не достаточное 89.23%, так как есть серьёзные препятствия к достижениюю высокого качества, см. ниже
• последовательности наборов свободны от рисков сбоя и гонок по построению
• тест сегментирован, то есть подразделён на короткие последовательности наборов, в среднем 57/25=2.28 набора, которые можно подавать на тестируемую схему независимо от других сегментов

Поясняются препятствия к достижению идеального 100% качества, устранимые только разработчиком

• 87 непроверяемых неисправностей - см. протокол
• недостижимых значений при верификации 11: 5 не опробованых значений 0, 6 не опробованных значений 1

1 на CD4025-Д18:10\NOR-10:25; 1 наCD4066-Д30:10\CD4066L-12:2 ;
1 на CD4066-Д30:10\CD4066L-12:2 ; 1 на CD4035-Д21:*\TC1R1DQ-T1:4;
1 на CD4035-Д22:*\TC1R1DQ-T2:4; 1 на CD4035-Д21:1\CD4035MX-M1:3
1 на CD4035-Д22:15\CD4035MX-M2:3; 0 на CD4023-Д15:6\NAND-6:25;
0 на CD4023-Д15:10\NAND-10:25 ; 0 на CD4023-Д16:9\NAND-9:25 ; 66.0 на CD4023-Д27:9\NAND-9:25

Все характеристики обработанной схемы и спроектированных тестов, а также сами тесты   видны из выводимого протокола. Основные характеристики схемы таковы

• MSBC2 - имя схемы
• 12 типов микросхем
• 30 микросхем среднего уровня интеграции
• около 870 вентилей [40 элементов памяти и 47 комбинационных подсхем]
• 43 входа
• 14 выходов
• 10 уровней срабатывания
• 278 M-S структур
• Обратные связи - есть

Основные характеристики спроектированного теста, контролирующего одиночные константные неисправности

• 431 или 89.23% проверенных неисправностей от числа проверяемых 483=431+52 неисправностей
• от общего числа 570 неисправностей контактов микросхем и разъёмов
• 431 или 75.61% провереннных
• 052 или 09.12% непровереннных
• 087 или 15.26% непроверямых
• КПД Tw-CAD при генерации теста составил 3.3%

Полнота теста 89.23% оставляет желать лучшего, в связи с чем TwCAD автоматически рекомендует тестопригодные изменения и прогнозирует, как по мере их внесения будут улучшаться показатели тестопригодности.

Addtitional extra points	Testability measures			Circuit position
	coverage%	SUM	MAXIMUM
#1 control signal source	73.0%	35728	1031	CD4585-Д25:3
5 signal destinators				CD4025-Д6:6; CD4025-Д18:9; CD4025-Д18:6; CD4025-Д18:10; CD4001-Д24:3
#2 control signal source	90.2%	23658	535	CD4585-Д26:3
5 signal destinators				CD4025-Д6:6; CD4025-Д18:9; CD4025-Д18:6; CD4025-Д18:10; CD4001-Д24:3
#3 control signal source	96.0%	18139	535	CD4025-Д18:6
8 signal destinators				toward CD4035-Д23:4
#4 control signal source	99.4%	14177	535	CD4025-Д18:9\NOR-9:25
6 signal destinators				CD4035-Д21:4; CD4035-Д22:4