|
Печатная плата SCHEMA -это плата с микросхемами
среднего уровня интеграции
|
TwCAD строит все виды тестов автоматически, используя оригинальный метод генерации тестов
- 97.4% - полнота традиционного теста, контролирующего одиночные константные
неисправности на контактах микросхем и разъёмов, тогда как ожидалось 95.1%,
в тесте 122 набора в 106 сегментах
- 97.2% - рейтинг теста верификации логики по достижимости "0" и "1"
на входах схемы и внутренних цепях, 21 набор в 20 сегментах
- нет контр теста шин, так как нет шин
- 100% управляемость – хороший показатель схемы, в то время как
97.9% наблюдаемость - не так хорош
- 11.3% - много непроверяемых неисправностей - возможны проблемы с избыточностью
Тест имеет важные потребительские свойства
- проверяет 982 неисправности из 1136
- полнота теста 97.4% достаточно высокая, но есть ряд
препятствий к достижению 100% полноты теста
- последовательности наборов свободны от рисков сбоя и гонок по построению
- тест сегментирован, то есть подразделён на короткие последовательности наборов,
со средней длиной сегмента 1.15 набора; наборы сегмента можно подавать на тестируемую
схему независимо от других сегментов теста
Все характеристики обработанной схемы и спроектированных тестов, а также
сами тесты видны из выводимого протокола.
Основные характеристики схемы таковы
- SCHEMA - имя схемы
- 6 типов микросхем
- 90 микросхем
- около 1280 вентилей [6 элементов памяти + 122 комбинационные подсхемы]
- 32 входа
- 41 выходов
- 8 уровней срабатывания
- 4 M-S структур (Master-Slave)
- Обратные связи - 20 вентилей max
Основные характеристики спроектированного теста, контролирующего
одиночные константные неисправности
- 1136-всего неисправностей контактов микросхем и разъёмов
- 982 или 97.42 проверенных неисправностей от числа проверяемых 1108=26+982
- 982 или 86.44% провереннных неисправностей от общего числа 1136 неисправностей
- 26 или 2.29% непровереннных неисправностей
- 128 или 11.27% непроверямых неисправностей
- КПД Tw-CAD при генерации теста составил 54.8%
- Время проектирования теста 39 сек
- в контролирующем тесте 122 набора в 106 сегментах
Только разработчик может устранить препятствия к достижению
100% идеального качества теста. Разъясняются препятствия
- 128 непроверямых неисправностей - см.ниже
s-a-f ИМС-имя:контакт
?0 00-U10:11; ?0 00-U15:3; ?0?1 00-U16:6;
?1 00-U18:2; ?0?1 00-U1:2; ?0 00-U22:3;
?0 00-U24:6; ?0 00-U29:11; ?0 00-U29:6;
?0?1 00-U2:2; ?0 00-U30:11; ?0?1 00-U30:2;
?0 00-U30:8; ?0?1 00-U31:2; ?1 00-U31:8;
?0?1 00-U32:11; ?0?1 00-U32:2; ?1 00-U32:6;
?0?1 00-U33:2; ?0?1 00-U34:2; ?0?1 00-U35:2;
?0?1 00-U36:2; ?0?1 00-U37:2; ?0?1 00-U38:2;
?0?1 00-U3:2; ?0?1 00-U3:8 ; ?0?1 00-U46:2;
?0 00-U46:3; ?0 00-U46:8; ?0 00-U53:3;
?0 00-U53:6; ?0?1 00-U5:2 ; ?0?1 00-U60:2;
?0 00-U60:3; ?0?1 00-U72:2; ?0 00-U72:6;
?0 00-U72:8; ?0?1 00-U77:2; ?0?1 00-U7:2;
?0?1 00-U81:2; ?0 00-U9:6; ?1 10-U47:6;
?0?1 10-U63:3; ?0?1 20-U68:4; ?0?1 30-U44:7;
?0?1 30-U51:4; ?0?1 30-U51:6; ?0?1 30-U51:7;
?0?1 30-U55:4; ?0?1 30-U55:6; ?0?1 30-U55:7;
?0?1 30-U64:6; ?0?1 30-U64:7; ?0?1 30-U75:4;
?0?1 30-U75:6; ?0?1 30-U75:7; ?0?1 30-U79:4;
?0?1 30-U79:6; ?0?1 30-U79:7; ?0?1 30-U82:4;
?0?1 30-U82:6; ?0?1 30-U82:7; ?0?1 30-U90:2;
?0?1 30-U90:5; ?0?1 30-U90:6; ?0?1 30-U92:4;
?0?1 30-U92:6; ?0?1 30-U92:7; ?1 72-U25:2;
?0?1 72-U25:3; ?0?1 72-U25:4; ?0 PORT-A:30;
?0 PORT-A:37; ?0 PORT-A:38; ?0 PORT-B:24;
?0 PORT-B:28; ?0 PORT-B:3; ?0 PORT-B:43;
- 6 отсутствующих установок "0,1" на указанных ниже контактах
уровень бит позиция в схеме
=1 72-U25:8; =1 00-U26:3; =1 00-U26:11; =1 00-U42:3; =1 00-U42:6; =1 00-U42:8;
